# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-191240

(43) Date of publication of application: 23.07.1996

(51)Int.CI.

H03K 17/22

G01R 19/165 G05F 1/10

(21)Application number: 07-001958

(71)Applicant: MITSUMI ELECTRIC CO LTD

(22)Date of filing:

10.01.1995


(72)Inventor: SHIMADA HARUO

TAKAMATSU SEIJI

## (54) RESET CIRCUIT

## (57) Abstract:

PURPOSE: To attain a reset circuit constituted of an I2L capable of generating a reset signal only at the time of turning on a power supply and disabling the generation of a reset signal when the power supply is turned off. CONSTITUTION: A level detecting circuit 1 consisting of resistors R1, R2 and a transistor(TR) Q1 outputs a low level detection signal when power supply voltage Vcc is more than a 2nd level. One output terminal of an inverter G11 in the I2L is connected to an input terminal of an inverter G12 in the I2L and three output terminals fo the inverter G12 are connected to the input terminal of the inverter G11 to constitute an RS flip flop. The RS flip flop constituted of the inverters G11, G12 generates a high level reset signal from an output terminal Q during a



period from the arrival of power supply voltage at a 1st level up to the arrival at the 2nd level at the ON of the power supply an does not generate a reset signal when the power supply is turned off.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-191240

(43)公開日 平成8年(1996)7月23日

(51) Int.Cl.6		識別記号	庁内整理番号	FI	技術表示箇所
H03K	17/22	D	9184-5K		
G 0 1 R	19/165	K		•	
		D			
G 0 5 F	1/10	304 H			
				•	

審査請求 未請求 請求項の数2 OL (全 7 頁)


		<b>在</b> 互明水	术胡求 胡求项U数2 UL (主 / 貝)	
(21)出願番号	特願平7-1958	(71)出願人	000006220	
(22)出願日	平成7年(1995)1月10日		東京都調布市国領町8丁目8番地2	
		(72)発明者	島田 晴夫 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内	
		(72)発明者	▲高▼松 清司 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内	
		(74)代理人	弁理士 伊東 忠彦	

## (54) 【発明の名称】 リセット回路

## (57)【要約】

【目的】 本発明は I² Lで構成したリセット回路に関し、電源投入時のみにリセット信号を生成し、電源断時にはリセット信号を生成しないリセット回路を実現することを目的とする。

【構成】 抵抗 $R_1$ ,  $R_2$ , トランジスタ $Q_1$  からなるレベル検出回路は、電源電圧Vccが第2のレベル以上で、ローレベルの検出信号を出力する。  $I^2$  Lのインバータ $G_{11}$ の一つの出力端子が  $I^2$  Lのインバータ $G_{12}$ の 入力端子に接続され、インバータ $G_{12}$ の 3 つの出力端子がインバータ $G_{11}$ の入力端子に接続されて、R S フリップフロップが構成されている。インバータ $G_{11}$ ,  $G_{12}$ からなるR S フリップフロップは、電源オン時には、電源電圧が第1のレベルに達してから第2のレベルに達するまでの間、Q出力端子より、ハイレベルのリセット信号を生成し、電源オフ時にはリセット信号を生成しない。



1

#### 【特許請求の範囲】

【請求項1】 電源電圧が第2のレベル以上で、ローレ ベルの検出信号を出力するレベル検出回路と、

1又は2以上の出力端子を有し、電源電圧が前記第2の レベルより低い第1のレベル以上で動作する 12 L構成 の第1のインバータ回路と、

入力端子が前記レベル検出回路の出力端子及び前記第1 のインパータ回路の出力端子の一つに接続され、1又は 2以上の出力端子のうち、ローレベル時の出力電流値が 端子よりも大きい出力端子が前記第1のインバータ回路 の入力端子に接続されており、電源電圧が前記第1のレ ベル以上で動作する I<sup>2</sup> L構成の第2のインバータ回路 とを有し、

前記第1のインパータ回路の出力端子又は第2のインパ 一夕回路の出力端子よりリセット信号を取り出すことを 特徴とするリセット回路。

【請求項2】 前記第1のインバータ回路は、

ベースが接地され、エミッタに所定値の抵抗を介して電 となる第1の電流注入用トランジスタと、ベースが入力 端子及び前記第1の電流注入用トランジスタのコレクタ に接続され、エミッタが接地され、1又は2以上のコレ クタを出力端子とした第1の反転用トランジスタとから なり、

前記第2のインパータ回路は、

ベースが接地され、エミッタに所定値の抵抗を介して電 源電圧が供給され、電源電圧が第1のレベル以上でオン となる第2の電流注入用トランジスタと、ペースが入力 端子及び前記第2の電流注入用トランジスタのコレクタ 30 に接続され、エミッタが接地され、2以上のコレクタを 共通接続して前記第1のインパータ回路の入力端子に接 続される出力端子とした第2の反転用トランジスタとか らなることを特徴とする請求項1記載のリセット回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はリセット回路に係り、特 に、電源投入時にディジタル回路をリセットするリセッ ト信号を生成する、12 しで構成したリセット回路に関 する。

[0002]

【従来の技術】図6は、I<sup>2</sup> L(Integrated Injection Logic)で構成した従来の一例のリセット回路の回路図 を示す。図6のリセット回路は、抵抗R1 , R2 、及び トランジスタQ: からなるレベル検出回路1と、12 L のゲートG:, G2 から構成される。ゲートG:, G2 は、12 Lのインパータである。

【0003】12 Lのインパータは、図7に示すよう に、PNP型のインジェクタ用トランジスタQx、抵抗 R<sub>A</sub>、NPN型のインパータ用トランジスタQ<sub>B</sub>から構 50

成される。トランジスタQ、のペースは接地され、エミ ッタは抵抗Rxを介して電源電圧Vccの電源端子に接続 されている。トランジスタQ。のエミッタは接地され、 ベースはトランジスタQ、のコレクタ及びインパータの

入力端子に接続されている。トランジスタQ。は、マル チコレクタとして夫々のコレクタから出力信号を取り出 すことができる。

【0004】インパータの入力端子がオープン又は0. 6 V以上の高い電圧(ハイレベル ("H")) の場合 前記入力端子に接続された第1のインパー夕回路の出力 10 は、トランジスタQ〟から電流 [:。」がトランジスタQ в にペース電流として供給されて、トランジスタQв が オンとなる。通常、トランジスタQ。のコレクタ(イン バータの出力端子)は、後段の I<sup>2</sup> Lのゲート(インバ ータ)の入力端子に接続されており、トランジスタQi がオンのとき出力電圧は、ほぼ0Vのローレベル ("L")となる。

【0005】インパータの入力電圧が0V(ローレベル ("L")) の場合は、トランジスタQ n がオフとな る。このとき、トランジスタQg のコレクタ(インバー 源電圧が供給され、電源電圧が第1のレベル以上でオン 20 夕の出力端子)が接続されている後段の $1^2$  Lのゲート の入力端子の電圧は、約0.6 Vとなる。即ち、インバ ータの出力電圧は約0.6Vの"H"となる。

> 【0006】次に、図6のリセット回路の動作について 説明する。図8は、電源オン時と電源オフ時に生成され るリセットパルス説明図を示す。なお、ゲートG2の出 力端子は、リセット信号を供給すべき I2 Lのインパー 夕の入力端子に接続されているものとする。

> 【0007】先ず、電源オン時について考える。電源が オンされると、電源電圧Vccは、図8の波形Wiに示す ように時間とともに上昇してゆく。Vcc≒0.6Vに達 すると、ゲートG1, G2 とその他のゲートのインジェ クタ用トランジスタQ<sub>k</sub> の電流 I<sub>in</sub> が流れ始める。こ の時点では、トランジスタQ」はオフのままである。

【0008】このとき、ゲートG: の入力電圧が"H" で出力電圧が"L"となり、ゲートG2は、内部のトラ ンジスタQ』がオフで出力端子は"H"の状態となる。 ゲートG2の出力端子は、後段の 12 Lのインパータの 入力端子に接続されているため、この後段のインパータ のトランジスタQ』 がオンとなり、リセットパルスの "H"の電圧は、約0.6 Vとなる。

【0009】この後、電源電圧Vccは、更に上昇する が、リセットパルスの "H" の電圧は、0.6 Vを維持 する。電源電圧Vccが、Vcc= ((R<sub>1</sub> + R<sub>2</sub>)/ R<sub>2</sub> ) × 0. 6 Vに達すると、トランジスタQ<sub>1</sub> がオン となる。このとき、ゲートG1の入力電圧が"L"で出 力電圧が"H"となり、ゲートG2は、内部のトランジ スタQ。がオンで出力電圧は "L" のほぼ0 Vとなる。 この後、電源電圧Vccは、規定電圧Vcc。(例えば、9 V)まで上昇して一定値となる。

【0010】上記のように、電源オン時のリセットパル

40

3

スは、図8の波形W<sub>3</sub> に示す方形波となる。次に、電源オフ時について考える。電源がオフされると、電源電圧 Vccは、図8の波形W<sub>2</sub> に示すように時間とともに下降してゆく。電源電圧Vccが、Vcc=((R<sub>1</sub> +R<sub>2</sub>) / R<sub>2</sub> ) × 0. 6 Vに達すると、トランジスタQ<sub>1</sub> がオフとなる。このとき、ゲートG<sub>1</sub> の入力電圧が "H" で出力電圧が "L"となり、ゲートG<sub>2</sub> の出力電圧は "H"の約0.6 Vとなる。

【0011】 この後、電源電圧Vccは、更に下降するが、リセットバルスの"H"の電圧は、0.6Vを維持 10する。電源電圧Vccが、Vcc=0.6Vまで下降すると、ゲート $G_1$ , $G_2$ とその他のゲートのインジェクタ用トランジスタ $Q_A$ の電流 $I_{10}$ ,が0となり、各ゲートのトランジスタ $Q_B$  はオフとなる。このため、ゲート $G_2$ の出力電圧は、"L"の0Vとなる。

【0012】上記のように、電源オフ時のリセットパルスは、図8の波形W、に示す方形波となる。図6のリセット回路は、I<sup>2</sup> Lで構成したディジタル回路中のフリップフロップ等をリセットするためのリセット回路として使用される。

【0013】例えば、ビデオ信号等を切り換えるアナログスイッチ回路と I<sup>2</sup> Lで構成したディジタル回路とを同一チップ上に構成したビデオスイッチ I C内のリセット回路に使用される。

#### [0014]

【発明が解決しようとする課題】ディジタル回路では、電源オフ時にリセットが行われると不都合が生じる場合がある。例えば、ディジタル回路内のフリップフロップの出力データにより、アナログ回路の状態を制御する回路においては、電源オフ時にアナログ回路が完全に動作 30 停止する前にフリップフロップがリセットされると、アナログ回路の状態が変化してアナログ回路からノイズが発生する問題が生じる。

【0015】図6の従来のリセット回路は、電源オフ時にもリセット信号を生成するため、上記のような電源オフ時のリセットで不都合が生じる回路に適用すると問題が生じる。例えば、前記ビデオスイッチIC内のリセット回路に使用した場合、電源オフ時にアナログスイッチの状態が切り換わって、ノイズが発生する問題が生じる。

【0016】本発明は、上記の点に鑑みてなされたもので、電源投入時のみにリセット信号を生成し、電源断時にはリセット信号を生成しないリセット回路を提供することを目的とする。

### [0017]

【課題を解決するための手段】請求項1の発明は、電源 電圧が第2のレベル以上で、ローレベルの検出信号を出 力するレベル検出回路と、1又は2以上の出力端子を有 し、電源電圧が前記第2のレベルより低い第1のレベル 以上で動作する1<sup>2</sup> L構成の第1のインパータ回路と、 4

入力端子が前記レベル検出回路の出力端子及び前記第1のインパータ回路の出力端子の一つに接続され、1又は2以上の出力端子のうち、ローレベル時の出力電流値が前記入力端子に接続された第1のインパータ回路の出力端子よりも大きい出力端子が前記第1のインパータ回路の入力端子に接続されており、電源電圧が前記第1のレベル以上で動作するI2L構成の第2のインパータ回路とを有し、前記第1のインパータ回路の出力端子又は第2のインパータ回路の出力端子又は第2のインパータ回路の出力端子よりリセット信号を取り出す構成とする。

【0018】請求項2の発明は、請求項1のリセット回 路において、前記第1のインパータ回路は、ペースが接 地され、エミッタに所定値の抵抗を介して電源電圧が供 給され、電源電圧が第1のレベル以上でオンとなる第1 の電流注入用トランジスタと、ペースが入力端子及び前 記第1の電流注入用トランジスタのコレクタに接続さ れ、エミッタが接地され、1又は2以上のコレクタを出 力端子とした第1の反転用トランジスタとからなり、前 記第2のインバータ回路は、ペースが接地され、エミッ 20 夕に所定値の抵抗を介して電源電圧が供給され、電源電 圧が第1のレベル以上でオンとなる第2の電流注入用ト ランジスタと、ベースが入力端子及び前記第2の電流注 入用トランジスタのコレクタに接続され、エミッタが接 地され、2以上のコレクタを共通接続して前記第1のイ ンパータ回路の入力端子に接続される出力端子とした第一 2の反転用トランジスタとからなる構成とする。

### [0019]

【作用】請求項1の発明では、第1及び第2のインパータ回路によりRSフリップフロップを構成している。また、第2のインバータ回路の入力端子に接続された第1のインバータ回路の出力端子よりも、第1のインバータ回路の入力端子に接続された第2のインバータ回路の出力端子の方が、ローレベル時の出力電流値が大きい。

【0020】このため、電源投入時には、電源電圧が第1のレベルに達した時点で、第1のインパータ回路の出力電圧がハイレベルとなり、第2のインパータ回路の出力電圧がローレベルとなり、第1のインパータ回路の出力端子からは、ハイレベルのリセット信号が出力される。電源電圧が更に上昇して第2のレベルに達した時点で、レベル検出回路のローレベルの検出信号が第2のインパータ回路の出力電圧がローレベルとなり、第1のインパータ回路の出力電圧がハイレベルとなり、第1のインパータ回路の出力電圧がハイレベルとなり、第1のインパータ回路の出力電圧がハイレベルとなり、第1のインパータ回路の出力端子のハイレベルのリセット信号は出力停止される。

【0021】このようにして、電源投入時には、電源電 圧が第1のレベルに達してから第2のレベルに達するま での間、リセット信号が生成される。電源断時には、電 源電圧が第2のレベルまで下降した時点で、レベル検出 50 回路のローレベルの検出信号がオフとなり、第2のイン

40

パータ回路の入力電圧はハイレベルとなる。しかし、第 1及び第2のインパータ回路によりRSフリップフロッ プを構成しており、第2のインパータ回路の入力端子が RSフリップフロップの負論理のリセット入力であるた め、第1及び第2のインバータ回路の状態は変化しな い。このため、第1のインパータ回路の出力電圧はロー レベルを維持し、ハイレベルのリセット信号は出力され ない。電源電圧が第1のレベルまで下降した時点でも、 第1及び第2のインバータ回路の状態は変化しない。

路は、電源投入時にのみリセット信号を生成し、電源断 時にはリセット信号を生成しない。請求項2の発明で は、同一特性の第1及び第2の電流注入用トランジスタ と同一特性の第1及び第2の反転用トランジスタを用 い、第1の反転用トランジスタのコレクタの一つを第2 のインパータ回路の入力端子に接続し、第2の反転用ト ランジスタの複数のコレクタを共通接続して第1のイン パータ回路の入力端子に接続した簡単な回路で、電源投 入時にリセット信号を生成する状態となるRSフリップ フロップを構成できる。このため、電源投入時にのみり 20 セット信号を生成するリセット回路を容易に構成するこ とを可能とする。

#### [0023]

【実施例】図1は本発明の一実施例の12 Lで構成した リセット回路の回路図を示す。図1において、図6と同 一構成部分には、同一符号を付し適宜説明を省略する。 図1のリセット回路は、抵抗R1, R2 及びトランジス タQi からなるレベル検出回路1と、I2 LのゲートG 11 (第1のインパータ回路) 及びゲートG12 (第2のイ ンパータ回路)とから構成されている。

【0024】ゲートG11, G12は、I2 Lのインパータ である。ゲートG12の3つの出力端子がゲートG11の入 カ端子に接続され、ゲートGiiの出力端子の一つがゲー トGiiの入力端子に接続されており、ゲートGii、Giz によりRSフリップフロップ2が構成されている。

【0025】ゲートGiiの入力端子がRSフリップフロ ップ2の負論理のセット入力端子S\*に相当し、ゲート G12の入力端子が負論理のリセット入力端子R\*に相当 し、ゲートG」の出力端子がQ出力端子に相当する。レ ベル検出回路 1 のトランジスタQ」のコレクタは、ゲー 40 トG12の入力端子に接続されている。 "H" アクティブ のリセット信号は、ゲートGiiの一方の出力端子(Q出 カ端子) から取り出され、 I2 Lのゲート (インパー タ) の入力端子に供給される。

【0026】図2は、図1のゲートG11, G12の内部を トランジスタのレベルに展開した回路図を示す。ゲート Giiは、図7のインバータと同様の構成であり、インジ ェクタ用トランジスタQ41 (第1の電流注入用トランジ スタ)、抵抗RAI、インパータ用トランジスタQBI(第 1の反転用トランジスタ)から構成される。ゲート $G_{12}$  50  $9Q_{B1}$ のベースの接続点( $\dot{a}$   $\dot{p}$   $\dot{p}$  と、トランジスタQ

は、ゲートG11と同様に、インジェクタ用トランジスタ Q<sub>42</sub>(第2の電流注入用トランジスタ)、抵抗R<sub>42</sub>、イ ンパータ用トランジスタQ82(第2の反転用トランジス 夕)から構成される。

【0027】トランジスタQs2の3つのコレクタ(ゲー トG12の出力端子)は、共通接続されて、トランジスタ Qaiのベース(ゲートGiiの入力端子)に接続されてい る。トランジスタQ12のベース(ゲートG12の入力端 子) は、トランジスタQ: のコレクタに接続されると共 【0022】このように、請求項1の発明のリセット回 10 に、トランジスタQB1のコレクタ(ゲートG11の出力端 子) の一方に接続されている。ハイレベルのリセット信 号は、トランジスタQ B 1 の他方のコレクタ(Q出力端 子)から取り出される。

> 【0028】ゲートG11について考えると、ゲートG11 の入力端子がオープン又は O. 6 V以上の"H"の場合 は、トランジスタQxiから電流 Iioi がトランジスタQ Biにペース電流として供給されて、トランジスタQBIが オンとなる。このとき、トランジスタQェスのコレクタ (ゲートG11の出力端子) は、ほぼ0 Vの "L"とな

> 【0029】ゲートG11の入力電圧が0V("L")の 場合は、トランジスタQBIがオフとなる。このとき、ト ランジスタQ11のコレクタ(ゲートG11の出力端子) は、約0.6Vの"H"となる。ゲートGュzも、ゲート G11と同様にインパータとして動作する。

> 【0030】次に、図2のリセット回路の動作について 説明する。図3は、図2の回路で電源オン時と電源オフ 時に生成されるリセットパルス説明図を示す。なお、リ セット回路のQ出力端子(ゲートGiiの出力端子)は、 リセット信号を供給すべき 12 Lのインパータの入力端 子に接続されているものとする。

> 【0031】先ず、電源オン時について考える。電源が オンされると、電源電圧Vccは、図3の波形Wiに示す ように時間とともに上昇してゆく。Vcc≒0.6V(第 1のレベル) に達すると、ゲートG11, G12とその他の ゲートのインジェクタ用トランジスタQ<sub>A1</sub>, Q<sub>A2</sub>等の電 流 [11] が流れ始める。この時点では、トランジスタQ 1 はオフのままである。

【0032】このとき、RSフリップフロップ2を構成 するトランジスタQg1,Qg2の状態は、後述するよう に、トランジスタQs1がオフとなり、トランジスタQs2 がオンとなり、リセット回路のQ出力端子の電圧は、 "H" となる。以下に、Vcc≒ 0. 6 Vに達した時点

で、トランジスタQs1がオフで、トランジスタQs2がオ ンの状態が、どのようにして決まるかについて説明す

【0033】電源オン後のトランジスタQ81, Q82 の ベース電流とコレクタ電流を夫々 i 81, i c1, i 82, i c2とすると、トランジスタQx1のコレクタとトランジス

(1) (2)

※接続されており、トランジスタQs1のベース(ゲートG

11の入力端子)には、トランジスタQ82の3つのコレク

タが接続されているため、下記(3),(4)式が成立す

(3)

(4)

(5)

(6)

る。ここで、図2の例では、n=3である。

[0034]

[0036]

A2のコレクタとトランジスタQB2のペースの接続点(点 P2 ) とにおいて、下記(1), (2) 式の関係が成立す\*

ここで、トランジスタQ81, Q82において、ベース電流 に対する一つのコレクタ電流の電流増幅率をβμ(I 121 )とする。

[0035]トランジスタQ $_{12}$ のペース(ゲート $G_{12}$ の 入力端子)には、トランジスタQB1のコレクタの一つが※

$$i_{c1} = \beta \mu (I_{inj}) \cdot i_{B1}$$

前記(1), (4) 式より、下記(5) 式が成立し、前記(2)

, (3) 式より、下記(6) 式が成立する。

$$I_{inj} = i_{B1} + n \cdot \beta \mu \quad (I_{inj}) \cdot i_{B2}$$

$$I_{inj} = i_{B2} + \beta \mu \quad (I_{inj}) \cdot i_{B1}$$

前記(5), (6) 式より、下記(7), (8) 式が成立する。

$$i_{B1} = (1 - n \cdot \beta \mu (I_{inj})) \cdot I_{inj} / (1 - n \cdot \beta \mu^{2} (I_{inj}))$$

$$(7)$$
 $i_{B2} = (1 - \beta \mu (I_{inj})) \cdot I_{inj} / (1 - n \cdot \beta \mu^{2} (I_{inj}))$ 

電源オンの後Vcc≒0.6Vに達した時点での、RSフ リップフロップ2の初期状態(即ち、トランジスタ Qs1, Qs2の何れがオンするか) は、電流 Iiaj に応じ て変化するよるトランジスタQB1、QB2のベース電流 i 81, i 82 の大小で決まる。

【0038】図4は、Iia」とβμ(Iia」)の関係を 示し、図5は、I<sub>10</sub>; と i<sub>81</sub>, i<sub>82</sub>の関係を示す。βμ ( I ... ) は、図4に示すように電流 I ... に対する依 存性を持っている。電源オン後、電源電圧Vccが上昇し てVcc = 0. 6 Vに達する直前から I: □ が 0 より増加 30 し、これに伴い $\beta\mu$  ( $I_{101}$ ) が増加する。

【0039】電源電圧Vccが規定電圧Vcc。(例えば、 9 V) に達したときの I i a j o の値は、抵抗 R A 1, R A 2 に より所定値に設定されている。 [:・・ = [:・・ のとき、  $\beta \mu$  (Iia) ) =  $\beta \mu$  (Iia) となる。例えば、I  $\mu_{1010} = 5 \mu A$ ,  $\beta \mu (I_{1010}) = 5$ に設定される。

[0040] ここで、 $\beta\mu$  ( $I_{inj}$ ) =  $1/\sqrt{n}$ のとき の、電流 I i a j の値を I i a j a とすると、前記(7) , (8) 式より、図5に示すように、0 < I 10 1 < I 10 1・ で、常に、 i 12 > i 11 となる。従って、 I 11 が I injaに達するまでには、トランジスタQn2 がオンでトラ ンジスタQ81がオフとなり、RSフリップフロップ2の 状態が決定される。

【0041】 Iiii ≧ Iiiii では、すでにトランジスタ Qu2が飽和し、トランジスタQu1が完全にオフであり、  $i_{82} = I_{101}$ ,  $i_{81} = 0$  となるため、ゲート $G_{11}$ ,  $G_{12}$ の入力電圧に変化がない限り、RSフリップフロップ2 の状態に変化は生じない。上記のように電源電圧Vcc≒ 0. 6 Vに達した時点で、トランジスタQ<sub>B1</sub>がオフで、 トランジスタQs2がオンとなり、リセット回路のQ出力 50 0となり、各ゲートのインパータ用トランジスタQs1,

端子の電圧は、"H"となる。リセット回路のQ出力端 子は、リセットすべき後段の 12 Lのゲートの入力端子 に接続されており、"H"の電圧は、約0.6 Vとな る。

【0042】この後、電源電圧Vccは、更に上昇する が、リセットパルスの"H"の電圧は、0.6 Vを維持 する。電源電圧 Vccが、 Vcc = ((R 1 + R2)/ R<sub>2</sub>)×0.6V(第2のレベル)に達すると、レベル 検出回路1のトランジスタQ」がオンとなり、ゲートG 12の入力端子(リセット端子R\*)の電圧がほぼ0V の "L" となる。このとき、トランジスタQ82がオンか らオフになり、ic2=0となる。これにより、ゲートG 11のトランジスタQ81がオフからオンになり、リセット 回路のQ出力端子の電圧は、"H"から"L"のほぼ0 Vとなる。また同時に、ic1>0となる。

【0043】上記のように、電源オン時のリセットパル スは、図3の波形Wsに示す方形波となる。次に、電源 オフ時について考える。電源がオフされると、電源電圧 Vccは、図3の波形W2 に示すように時間とともに下降 40 してゆく。電源電圧 Vccが、Vcc= ((R<sub>1</sub> + R<sub>2</sub>)/ R2) × 0. 6 V に達すると、レベル検出回路 1 のトラ ンジスタQ1 がオフとなる。しかし、トランジスタQ81 がオンであり、ici = Iiii]となるため、トランジスタ Qs2はオフの状態を維持し、トランジスタQs1はオンの 状態を維持する。従って、Q出力端子の電圧は、"L" のままである。

【0044】電源電圧Vccが、更に、Vcc≒0.6Vま で下降すると、ゲートG11、G12とその他のゲートのイ ンジェクタ用トランジスタQx1、Qx2等の電流 Iia」が

-343-

9

Qs: 等はオフとなる。この際、Q出力端子の電圧は、 "L"の状態を維持する。

【0045】このように、図2のリセット回路は、電源オフ時には、リセットパルスを生成しない。上記のように本実施例のリセット回路では、電源オン時にのみリセットパルスを生成して、電源オフ時にはリセットパルスを生成しない。このため、電源オフ時のリセットで不都合が生じる回路に適用すると、不必要なリセットによるノイズ等が発生する問題を解消することができる。

【0046】例えば、ビデオ信号等を切り換えるアナロ 10 る。 グスイッチ回路と I² Lのディジタル回路とが同一チップ上に構成されており、ディジタル回路内のフリップフロップの出力データによりアナログスイッチ回路の状態を制御するビデオスイッチ I Cがある。なお、ディジタル回路内のフリップフロップ等の各種回路は、 I² Lのリップンバータを組み合わせて構成することができる。 時間

【0047】このようなビデオスイッチIC内のリセット回路に本実施例のリセット回路を使用した場合、電源オン時には、正常にフリップフロップ等をリセットでき、電源オフ時には、フリップフロップ等をリセットしないため、完全に動作停止するまでアナログスイッチ回路の状態が切り換わることがなく、ノイズが発生する問題を解消することができる。また、ビデオスイッチICのアナログスイッチ回路にて、ビデオ信号に加えて音声信号の切り換えも行う構成の場合には、音声ノイズの発生を防ぐこともできる。

【0048】なお、上記のようにディジタル回路内にフリップフロップを持つ、 $I^2$  Lのゲートを用いたビデオスイッチ I Cとしては、1本のクロック線と1本のシリアルデータ線により外部より制御することができる  $I^2$  C (Inter IC) 制御方式のものがある。

【0049】また、本実施例では、同一特性のインジェクタ用トランジスタQa1、Qa2と同一特性のインバータ用トランジスタQa1、Qa2を用いて、インバータ用トランジスタQa1の一つのコレクタをインバータ用トランジスタQa2の複数のコレクタをインバータ用トランジスタQa2の複数のコレクタをインバータ用トランジスタQa1のベースに共通接続した簡単な回路で、電源投入時にリセット信号を生成する状態となるRSフリップフロップ

2 を構成することができる。このため、電源投入時のみ リセット信号を生成するリセット回路を容易に構成する ことができる。

10

[0050]

【発明の効果】上述の如く、請求項1の発明によれば、電源投入時にのみリセット信号を生成し、電源断時にはリセット信号を生成しないため、電源断時のリセットで不都合が生じる回路に適用した場合に、不必要なリセットによるノイズ等が発生する問題を解消することができ

【0051】請求項2の発明によれば、同一特性の第1及び第2の電流注入用トランジスタと同一特性の第1及び第2の反転用トランジスタ等からなる簡単な回路で、電源投入時にリセット信号を生成する状態となるRSフリップフロップを構成することができるため、電源投入時にのみリセット信号を生成するリセット回路を容易に構成することができる。

【図面の簡単な説明】

【図1】本発明の一実施例の I<sup>2</sup> Lで構成したリセット 20 回路の回路図である。

【図 2】図 1 のゲート $G_{11}$ ,  $G_{12}$  の内部をトランジスタ のレベルに展開した回路図である。

【図3】図2の回路で電源オン時と電源オフ時に生成されるリセットパルスの説明図である。

【図4】  $I_{1nj}$  と $\beta\mu$  ( $I_{1nj}$ ) の関係を示す図である。

【図5】 Iiaj と i B1, i B2 の関係を示図である。

【図 6】 I<sup>2</sup> Lで構成した従来の一例のリセット回路の回路図である。

30 【図7】 I<sup>2</sup> Lのインパータの回路図である。

【図8】図6の回路で電源オン時と電源オフ時に生成されるリセットパルスの説明図である。

【符号の説明】

1 レベル検出回路

2 RSフリップフロップ

G11, G12 ゲート (インパータ)

Q<sub>A1</sub>, Q<sub>A2</sub> インジェクタ用トランジスタ

Q<sub>81</sub>, Q<sub>82</sub> インパータ用トランジスタ

【図6】

【図7】

